无线时代

相信大家在画PCB时，经常会有对铜皮进行开窗亮铜皮处理，以便更好的导热和散热，但会遇到非GND网络的过孔，需使用油墨遮盖防止短路，这时就有对铜皮做挖空的动作，但是怎么操作才会美观，请往下看。 铜皮开窗说穿了就是不上油墨，哪里开窗放空哪里，开窗对应的层是Soldermask，路径：Color192 -> Layers -> Geome ...

去年在设计一款无线产品的时候，为了节省时间，使用了别人设计好的PCB源文件，结果遇到了一件有意思的事情——Allegro中过孔重叠却不报DRC错误，见下图。由于这个PCB源文件最初不是我设计的，所以原来的工程师做的特殊设定我并不清楚，但这个过孔重叠的问题肯定要解决才行。 过孔重叠却不报错 第一步，确定Allegro Cons ...

用过Allegro的读者一定知道，Allegro中有大量的颜色设定命令，大量的约束条件，而且在出Gerber文件时也需要做大量的设定。在不同的PCB设计中，这些操作是类似的，重复的，因此，如果能够建立PCB设计模板，将会大幅提升工作效率，并降低出错的概率。本文针对这一过程做简单阐述。 1. 创建一个空的PCB文件。运行Allegro， ...

在当今高速PCB设计中，一组走线的等长越来越重要。Allegro为工程师提供了功能强大的Constrain Manager，即约束管理器，工程师可以很方便地进行各种规则的设定，包括等长规则。 在无线时代早前发表的《DDR布线规则与过程》一文中，已经给出了一种设置等长规则的方法，但这种方法具有一定的局限性，一旦某条网络的拓补不 ...

最近常常看到读者在本站搜索Allegro开窗相关的内容， 笔者特撰写本文简单介绍一下。Allegro开窗其实就是使铜皮裸露，通常用于屏蔽罩设计，散热设计，接地设计等，无论是哪种设计，其操作方法都是一致的，本文以BeamRF中的开窗设计为例。 其实在Allegro中设计开窗的方法非常简单，总的来说就是在Board Geometry下的Sol ...

EDA工程师在PCB设计过程中，往往需要与结构工程师打交道，结构图纸即DXF文件就是结构工程师与EDA工程师沟通的媒介。本文针对Allegro导入DXF文件的详细过程做详细说明，本人看到网上大部分相关文章写得都比较糟糕，所以撰写本文以便更好地帮助读者解决问题。 1. 据我所知，国内大部分结构工程师会默认给出DWG格式的文件 ...

在Allegro中，有这样一种情况：一个dra封装已经创建完成，但是不小心排错了引脚顺序，需要修改为正确的。我相信这是EDA工程师经常遇到的问题。这个时候，重新放置一遍焊盘工作量确实比较大，而且有再次出错的可能。其实Allegro已经提供了一种便捷的修改引脚编号的方式，只是很多人不知道，本文将对这种快捷的方式做介绍 ...

在PCB设计过程中，EDA工程师常常需要匹配两代PCB的结构，这种情况下，将上一代PCB的Outline（板框）导入新的PCB设计文件中，就可以大大缩短时间，而且尺寸完全准确。我看到常常有网友检索类似的信息，所以打算图文并茂的方式为读者讲解Allegro中导入Outline的方法。 1. 使用Allegro打开上一代PCB文件，在颜色设置对话框 ...

最近常常看到网友的提问“Allegro如何导出封装”，“为什么Allegro导出的封装没有焊盘”等，本文给出Allegro从brd文件导出封装及焊盘的正确方法。 1. 打开一个brd文件，本文以软件无线电平台BRS为例。 2. 点击File—>Export-->Libraries，如下图。 3. 在弹出的对话框中，点击“…”选择保存的目录，这里保存至D:TempLib ...

Allegro中如何合并铜皮，这又是一篇有关Allegro操作的简短文章，同样是近期很多读者搜索的。Allegro中简单快捷的绘制Shape的操作，是我非常喜欢Allegro的一个原因，使用者可以轻易地绘制出各种需要的Shape。本文针对Allegro中的合并Shape的操作做简单介绍。在Allegro中，Shape不仅可以是走线，还可以是各种其他属性，例 ...